PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-288455

(43) Date of publication of application: 17.10.2000

(51)Int.CI.

B05C 9/06 B05C 11/08 B05D 1/36 BO5D 1/40 // G03F 7/16

(21)Application number: 11-093722

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

31.03.1999

(72)Inventor: HIRAIWA TAKU

KITAWADA KIYOBUMI

INQUE SATOSHI UTSUNOMIYA SUMIO YUDASAKA KAZUO MIYASAKA MITSUTOSHI


MATSUEDA YOJIRO

(54) RESIST APPLYING DEVICE AND RESIST APPLYING METHOD

(57)Abstract:

vield as the whole of processes at the time of forming an element pattern of different design rule by an exposure system different in resolution in a post stage. SOLUTION: This resist applying device is provided with a position data storing part 2 for storing each position data of a 1st region 4, where a pixel, or the like, is formed, and a 2nd region, where plural fine peripheral circuits are formed in a narrow surface area, a 1st resist applying part 6 for applying a 1st resist thin film on a substrate based on the position data in the 1st region 4, which is stored in the storing part 2, under a prescribed condition, a 2nd resist applying part 7 for applying a 2nd resist thin film on the substrate 10 based on the position data in the 2nd region 5, which is stored in the storing part 2, under a condition different from that in the 1st resist thin film and a resist control part 8 for controlling to separately cost the 1st region and the 2nd region under different conditions by outputting the position data of each region to the resist applying parts 6 and 7.

PROBLEM TO BE SOLVED: To improve throughput and



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration] [Date of final disposal for application] [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-288455 (P2000-288455A)

(43)公開日 平成12年10月17日(2000.10.17)


(51) Int.Cl. ⁷		識別記号	FI	テーマコート*(参考)	
B05C	9/06		B 0 5 C 9/06	2H025	
	11/08		11/08	4D075	
B05D	1/36		B 0 5 D .1/36	Z 4F042	
	1/40		1/40	Α	
# G03F	7/16	501	G 0 3 F 7/16 審査請求 未請求	501 、請求項の数12 OL (全 10 頁)	
(21)出願番号		特願平 11-93722)出願人 000002369 セイコーエプソン株式会社	
(22)出願日		平成11年3月31日(1999.3.31)	東京都新宿区西新宿2丁目4番1号 (72)発明者 平 岩 卓 長野県諏訪市大和三丁目3番5号 セイコ ーエプソン株式会社内		
			(72)発明者 北和田 長野県	・フン株式会社内 3 清 文 3 諏訪市大和三丁目3番5号 セイコ プソン株式会社内	
			(74)代理人 10006		
				最終頁に続く	

(54) 【発明の名称】 レジスト強布装置およびレジスト強布方法

(57)【要約】

【課題】 後工程で異なる解像度の露光系により異なる デザインルールの素子パターンを形成する際の工程全体 としてのスループットと歩留まりの向上を図る。

【解決手段】 画素等が形成される第1の領域4とそれぞれが狭面積で複数の微細な周辺回路等が形成される第2の領域5の各々の位置データを記憶する位置データ記憶部2と、記憶部2に記憶された第1の領域4の位置データに基づいて基板10上に第1のレジスト薄膜40を所定の条件で塗布する第1のレジスト塗布部6と、記憶部2に記憶された第2の領域5の位置データに基づいて基板10上に第2のレジスト薄膜50をレジスト薄膜40とは異なる条件で塗布する第2のレジスト塗布部7と、レジスト塗布部6と7に対して第1の領域4と第2の領域5のそれぞれの位置データを出力してそれぞれの領域を異なる条件で塗り分けるように制御するレジスト制御部8を備える。



【特許請求の範囲】

【請求項1】第1の密度で基板上に形成される第1の領 域および前記第1の密度とは異なる第2の密度のパター ンが形成される第2の領域の位置データをそれぞれ記憶 する位置データ記憶部と、

1

前記位置データ記憶部に記憶された前記第1の領域の位 置データに基づいて前記基板上に前記第1の領域用の第 1のレジスト薄膜を所定の条件で塗布する第1のレジス ト塗布部と、

前記位置データ記憶部に記憶された前記第2の領域の位 10 置データに基づいて前記基板上に前記第2の領域用の第 2のレジスト薄膜を前記第1のレジスト薄膜とは異なる 条件で塗布する第2のレジスト塗布部と、

前記第1のレジスト塗布部と第2のレジスト塗布部に対 して、前記第1の領域と前記第2の領域のそれぞれの位 置データを出力してそれぞれの領域を異なる条件で塗り 分けるように制御するレジスト塗布制御部と、

を備えることを特徴とするレジスト塗布装置。

【請求項2】前記位置データ記憶部は、広面積の半導体 素子が前記第1の密度で形成される広面積の前記第1の 領域の位置データと、この広面積の第1の領域の周囲に 設けられる複数の微細な周辺回路用の半導体素子を前記 第1の密度よりも高密度で形成される周辺回路領域とし ての前記第2の領域の位置データと、のそれぞれを記憶 することを特徴とする請求項1に記載のレジスト塗布装 置。

【請求項3】前記第1のレジスト塗布部は、基板を回転 させながら表面に第1のレジスト薄膜を形成するスピン コータにより構成されて、前記基板における前記第1お よび第2の領域の全範囲にわたって一様にレジストを塗 布することを特徴とする請求項1に記載のレジスト塗布

【請求項4】前記第1のレジスト塗布部は、所定成分の レジスト液を前記第1の領域に吐出させることにより第 1のレジスト薄膜を形成するインクジェットヘッドによ り構成されていることを特徴とする請求項1に記載のレ ジスト塗布装置。

【請求項5】前記第1のレジスト塗布部は、前記第1の 領域に相当する原版を用いて転写により前記第1のレジ スト薄膜を前記第1の領域に印刷する印刷機により構成 されていることを特徴とする請求項1に記載のレジスト 塗布装置。

【請求項6】前記第2のレジストパターン塗布部は、所 定成分のレジスト液を前記第2の領域に吐出させること により前記第1の領域とは異なる条件のレジスト薄膜を 形成するインクジェットヘッドにより構成されているこ とを特徴とする請求項3ないし請求項5の何れかに記載 のレジスト塗布装置。

【請求項7】前記第1の領域に形成される半導体素子は 薄膜トランジスタを備える液晶表示部であり、前記第2 50

の領域に形成される半導体素子は前記液晶表示部を駆動 するための駆動部や前記液晶に表示される画像信号を記 憶する記憶部を含む周辺回路であることを特徴とする請 求項1ないし請求項6の何れかに記載のレジスト塗布装 置。

【請求項8】第1の密度で基板上に形成される第1の領 域および前記第1の密度とは異なる第2の密度のパター ンが形成される第2の領域の位置データをそれぞれ記憶 するステップと、

前記第1の領域の位置データに基づいて基板上に前記第 1の領域用の第1のレジスト薄膜を所定の条件で塗布す るステップと、

前記第2の領域の位置データに基づいて基板上に第2の 領域用の第2のレジスト薄膜を前記第1のレジスト薄膜 とは異なる条件で塗布するステップと、

を備えることを特徴とするレジスト塗布方法。

【請求項9】前記位置データを記憶するステップは、前 記第1の領域としての広面積の半導体素子が所定密度で 形成される広面積領域の位置データと、この広面積領域 の周囲に設けられる複数の微細な周辺回路用の半導体素 子が前記所定密度よりも高密度で形成される前記第2の 領域としての周辺回路領域の位置データと、のそれぞれ を記憶するステップであり、前記第1のレジスト薄膜を 塗布するステップは、前記広面積領域の位置データに基 づいて基板の所定位置に前記広面積領域用の第1のレジ スト薄膜を所定の条件で塗布するステップであり、前記 第2のレジスト薄膜を塗布するステップは、前記周辺回 路領域の位置データに基づいて前記画素領域の周囲に前 記周辺回路領域用の第2のレジスト薄膜を前記第1のレ ジスト薄膜とは異なる条件で塗布するステップであり、 前記広面積領域と前記周辺回路領域のそれぞれの位置デ ータに基づいてそれぞれの領域の第1および第2のレジ スト薄膜を異なる条件で塗り分けることを特徴とする請 求項8に記載のレジスト塗布方法。

【請求項10】前記第1の領域に形成される半導体素子 は数ミクロンメータのデザインルールにより設計される ものであるのに対して、前記第2の領域に形成される半 導体素子はサブミクロンメータのデザインルールにより 設計される可能性を有することを特徴とする請求項8に 記載のレジスト塗布方法。 40

【請求項11】前記レジスト薄膜を塗布する際に、第1 のレジスト薄膜と第2のレジスト薄膜とで異ならせる塗 布条件は、レジスト液の成分、密度、粘度、粒度やレジ スト薄膜の厚さ, 感光度, パターンを含み、さらにスピ ンコータ、印刷機、インクジェットプリンタを含む複数 の異なる種類の塗布装置の組み合わせの変更も含むこと を特徴とする請求項8に記載のレジスト塗布方法。

【請求項12】前記第1の領域に形成される半導体素子 は薄膜トランジスタを備える液晶表示部であり、前記第 2の領域に形成される半導体素子は前記液晶表示部を駆

動するための駆動部や前記液晶に表示される画像信号を 記憶する記憶部を含む周辺回路であることを特徴とする 請求項8ないし請求項11の何れかに記載のレジスト塗 布方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば液晶パネルの製造に用いられるレジスト塗布装置および方法に係り、特に大型のガラス基板上に展開される比較的広面積の画素パターンと微細パターンの周辺回路のように異な 10 る密度によりパターンが形成されるレジスト膜を塗布するレジスト塗布装置およびレジスト塗布方法に関する。

[0002]

【従来の技術】近年、例えば液晶表示装置は軽量かつ低 消費電力を達成するフラットパネルディスプレイとして 注目を集めており、とりわけアクティブマトリクス型液 晶表示装置は薄型、軽量、低電圧駆動が可能であり、更 にカラー化も容易であるため、パーソルコンピュータ、 ワードプロセッサ、携帯情報端末等に用いられるように なってきている。

【0003】上記アクティブマトリクス型液晶表示装置 の画素部のスイッチング素子として薄膜トランジスタ

(以下、TFT—Thin Film Transistor—ともいう)を 用いたものは表示装置としての表示品位が高いばかりで なく、消費電力が低いために、開発が盛んに行われてい る。このTFTはアモルファス(非晶質)シリコンを用 いたアモルファスシリコンTFTと、ポリ(多結晶)シ リコンを用いたポリシリコンTFTの2種類がある。

【0004】ポリシリコンTFTはアモルファスシリコンTFTよりも移動度が10~100倍程度高いという 30利点があるため、画素用スイッチング素子として最適なものである。また、ポリシリコンTFTは、周辺駆動回路の構成素子としても用いられるようになってきており、この結果、図11に示すような画素部120と周辺駆動回路130a、130bとを同一基板101上に形成する画素部・駆動回路一体型の液晶表示装置100の開発が盛んになってきている。

【0005】一般に、液晶表示装置を製造する際には、液晶制御するのに必要な回路パターンをガラス基板上に転写するための露光装置が使用される。この露光装置は微細なパターンを基板上に転写するための露光光学系、マスクと基板を高精度に位置合わせするためのアライメント系、マスクと基板を自動的に搬送する自動搬送系などより構成され、露光処理の前工程としては所定の感光度を有するレジスト薄膜を形成する処理工程が行なわれている。

【0006】近年、液晶表示装置の表示精度を高精細化したり低消費電力で駆動したりすることにより、液晶表示装置を高性能化する試みが為されており、この液晶表示装置の高性能化が進むのに従って、液晶画面の周辺に

形成される周辺回路の精度はサブミクロン(<1 μ m)の単位にまで至っており、広面積領域における微細加工の必要性が強く求められてきているが、現状では広面積領域および周辺回路領域共に約5 μ m程度のデザインルールにより製造されており、このように数ミクロンのオーダの半導体素子を形成するためには、共通のレジスト膜を塗布した後1回の露光でそれぞれの素子パターンを形成するようにしていた。

【0007】このような、広面積における微細加工を実現するためには、要求される精密度に応じた露光技術が必要不可欠であることは勿論であるが、このような精密度を全て充分に満たすだけの解像度を備える露光装置や露光技術はスループットの点からも未だ完成されているとは言えず、優れた技術の開発が待たれている。また例えば液晶表示装置の場合、画素部を形成するためのパターンの精度はTNやSTNでも数十ミクロン(μ m)、上述のTFTでは数ミクロン(約5 μ m)であるが、これを取り囲む周辺回路の精度は上述のようにサブミクロン($<1\mu$ m)の単位にまで至っている。

【0008】上述のように、ポリシリコンにより画素領域と周辺回路領域との素子形成を一体的に行なう場合、画素領域のデザインルールは数ミクロンオーダでよいが、周辺回路領域はサブミクロンオーダにまでなる可能性がある。このように隣接する領域間のデザインルールオーダが1桁以上異なる場合には、高解像度用と低解像度用の2種類の露光光学系を用いることは勿論であるが、それに加えて、露光工程の前工程で行なわれるレジストの塗布に際しても、何らかの改善が期待されている。

【0009】このように精度の異なるパターンを形成するためには、解像度等の性能が全く異なる画素用の露光装置と周辺回路用の露光装置とを用いて基板上にパターンを形成する必要があり、ガラス基板等の表面にレジスト膜を塗布した後、画素パターン用の露光を行なって画素パターンを形成し、次に、画素パターンが形成された基板の周辺に高精度の周辺回路パターンのような精密パターンを形成可能な回路用の露光装置により周辺回路の回路パターンを形成する必要があった。本発明者達は、このような必要性を満足させるために、周辺回路用の高精度のパターンと画素領域用のミクロンオーダのパターンとを形成可能な感光光学系を提案しているが、感光工程の前工程で行なわれるレジスト工程においても同一の流れを目指す技術改良の必要性があった。

[0010]

【発明が解決しようとする課題】上述したように、従来のレジスト塗布装置およびレジスト塗布方法は、形成される半導体素子のデザインルールが異なる場合であっても、共通のレジスト薄膜を塗布することによりの比較的密度の低い画素パターンのためのレジストの塗布と、高密度の周辺回路パターンのためのレジストの塗布とを同

一密度で行なっていた。このため次工程で露光させるパターンの面積や密度に関係なく一様にレジストが塗布されており、特に高密度で塗布する必要のある周辺回路パターンのレジストに最適な条件でレジストを塗布できないという問題があった。

【0011】本発明は上記従来の問題を除去するために 為されたものであり、異なるデザインルールで素子が形成される広面積の第1の領域と周辺回路を形成する第2 の領域に塗布されるレジストをそれぞれの領域毎に異なる条件で塗布することによって、後工程での素子パター 10 ンを高精度で安定した露光処理を行なってスループットを向上させることができるレジスト塗布装置およびレジスト塗布方法を提供することを目的としている。

[0012]

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の基本構成に係るレジスト塗布装置は 第1の密度で基板上に形成される第1の領域および第1 の密度とは異なる第2の密度のパターンが形成される第 2の領域の位置データをそれぞれ記憶する位置データ記 憶部と、前記位置データ記憶部に記憶された前記第1の 領域の位置データに基づいて基板上に前記第1の領域用 の第1のレジスト薄膜を所定の条件で塗布する第1のレ ジスト塗布部と、前記位置データ記憶部に記憶された前 記第2の領域の位置データに基づいて前記基板上に前記 第2の領域用の第2のレジスト薄膜を前記第1のレジス ト薄膜とは異なる条件で塗布する第2のレジスト塗布部 と、前記第1のレジスト塗布部と第2のレジスト塗布部 に対して前記第1の領域と前記第2の領域のそれぞれの 位置データを出力してそれぞれの領域を異なる条件で途 り分けるように制御するレジスト塗布制御部と、を備え ることを特徴としている。

【0013】上記基本構成に係るレジスト塗布装置において、前記位置データ記憶部は、広面積の半導体素子が前記第1の密度で形成される広面積の前記第1の領域の位置データと、この広面積の第1の領域の周囲に設けられる複数の微細な周辺回路用の半導体素子を前記第1の密度よりも高密度で形成される周辺回路領域としての前記第2の領域の位置データと、のそれぞれを記憶するようにしても良い。

【0014】上記基本構成に係るレジスト塗布装置において、前記第1のレジスト塗布部は基板を回転させながら表面に第1のレジスト薄膜を形成するスピンコータにより構成されて、前記基板における前記第1の領域および第2の領域の全範囲にわたって一様にレジストを塗布するようにしても良い。

【0015】また、上記基本構成において、前記第1のレジスト塗布部を、所定成分のレジスト液を前記第1の領域に吐出させることにより第1のレジスト薄膜を形成するインクジェットヘッドにより構成するようにしても良い。

6

【0016】また、上記基本構成において、前記第1のレジスト塗布部を、前記第1の領域に相当する原版を用いて転写により前記第1のレジスト薄膜を前記第1の領域に印刷する印刷機により構成するようにしても良い。【0017】さらに、第1のレジストパターン塗布部をスピンコータ、印刷機またはインクジェットヘッドにより構成したものにおいて、第2のレジストパターン塗布部を所定成分のレジスト液を前記周辺回路領域に吐出させることにより前記画素領域とは異なる条件のレジスト薄膜を形成するインクジェットヘッドにより構成するようにしても良い。

【0018】さらに、上記各構成において、広面積領域に形成される半導体素子は薄膜トランジスタを備える液晶表示部であり、前記周辺回路領域に形成される半導体素子は前記液晶表示部を駆動するための駆動部や前記液晶に表示される画像信号を記憶する記憶部を含む周辺回路であっても良い。

【0019】また、上記目的を達成するための本発明の第2の基本構成に係るレジスト塗布方法は、第1の密度で基板上に形成される第1の領域および前記第1の密度とは異なる第2の密度のパターンが形成される第2の領域の位置データをそれぞれ記憶するステップと、前記第1の領域の位置データに基づいて基板上に前記第1の領域用の第1のレジスト薄膜を所定の条件で塗布するステップと、前記第2の領域の位置データに基づいて基板上に第2の領域用の第2のレジスト薄膜を前記第1のレジスト薄膜とは異なる条件で塗布するステップと、を備えることを特徴としている。

【0020】また、上記第2の基本構成において、前記 位置データを記憶するステップは、前記第1の領域とし ての広面積の半導体素子が所定密度で形成される広面積 領域の位置データと、この広面積領域の周囲に設けられ る複数の微細な周辺回路用の半導体素子が前記所定密度 よりも高密度で形成される前記第2の領域としての周辺 回路領域の位置データと、のそれぞれを記憶するステッ プであり、前記第1のレジスト薄膜を塗布するステップ は、前記広面積領域の位置データに基づいて基板の所定 位置に前記広面積領域用の第1のレジスト薄膜を所定の 条件で塗布するステップであり、前記第2のレジスト薄 膜を塗布するステップは、前記周辺回路領域の位置デー 40 タに基づいて前記画素領域の周囲に前記周辺回路領域用 の第2のレジスト薄膜を前記第1のレジスト薄膜とは異 なる条件で塗布するステップであり、前記広面積領域と 前記周辺回路領域のそれぞれの位置データに基づいてそ れぞれの領域の第1および第2のレジスト薄膜を異なる 条件で塗り分けるようにしても良い。

【0021】また、上記第2の基本構成において、前記 広面積領域に形成される半導体素子は数ミクロンメータ のデザインルールにより設計されるものであるのに対し 50 て、前記周辺回路領域に形成される半導体素子はサブミ クロンメータのデザインルールにより設計される可能性 を有するようにしても良い。

【0022】また、上記第2の基本構成において、前記レジスト薄膜を塗布する際に、第1のレジスト薄膜と第2のレジスト薄膜とで異ならせる塗布条件は、レジスト液の成分、密度、粘度、粒度やレジスト薄膜の厚さ、感光度、パターンを含み、さらにスピンコータ、印刷機、インクジェットプリンタを含む複数の異なる種類の塗布装置の組み合わせの変更も含むようにしても良い。

【0023】さらに、上記各構成において、前記広面積 10 領域に形成される半導体素子は薄膜トランジスタを備える液晶表示部であり、前記周辺回路領域に形成される半導体素子は前記液晶表示部を駆動するための駆動部や前記液晶に表示される画像信号を記憶する記憶部を含む周辺回路であっても良い。

【0024】このような構成によるレジスト塗布装置及び方法においては、前記第1のレジスト塗布部により所定成分のレジスト液を基板の少なくとも画素領域に塗布し、前記第2のレジストパターン塗布部により前記画素領域の周囲にレジスト液を画素領域とは異なる条件で塗20布することにより周辺回路領域へのレジスト薄膜の塗布を行なっている。

【0025】なお、第1のレジスト塗布部により形成される第1のレジスト薄膜と第2のレジスト塗布部により形成される第2のレジスト薄膜の条件の違いとは、具体的には後工程における感光光学系の解像度の差に対応ないしは追従するような感度の差となるように設定しても良い。したがって、高解像度の感光光学系に対しては感度の高いレジスト膜を形成し、解像度の低い感光光学系に対しては感度の低いレジスト膜を塗布するようにしても良い。

【0026】本発明に係るレジスト塗布装置及び方法は以上のように構成したので、基板上に形成される異なるパターンを有する領域に対応する領域毎に異なる条件によりレジスト薄膜を形成することができるので、後工程の露光工程において適用される露光系の解像度、パターンの面積や密度に対応させたレジスト薄膜を提供することができる。このように構成することにより、後工程の感光処理におけるスループットの向上が図れ、全体的な製造工程における歩留まりの良い電子機器、好ましくは40スイッチー体型の液晶表示装置を提供することができる。

[0027]

【発明の実施の形態】以下、本発明に係るレジスト塗布装置の好適な実施形態について、添付図面を参照しながら詳細に説明する。なお、以下詳細に説明する実施形態においては、広面積領域に形成される半導体素子としては液晶表示部を例にとり、その周辺回路としては液晶表示部のメモリや駆動部および論理演算素子等を例にとっているが、広面積領域に形成される素子はデザインルー

ルが数ミクロンのものであれば液晶表示部以外の素子でも良く、周辺回路領域に形成される素子はデザインルールがサブミクロン ($<1\mu$ m) オーダの可能性があれば他の半導体素子であっても良いことは勿論である。

【0028】図1ないし図4は本発明の第1実施形態に係るレジスト塗布装置を説明する説明図である。図1において、第1実施形態に係るレジスト塗布装置1において、位置データ記憶部2は、レジスト塗布領域3として広面積の画素が形成される画素領域4およびそれぞれが狭面積で複数の微細な周辺回路が形成される周辺回路領域5の各々の位置データを記憶している。この第1実施形態においては、画素領域4が第1の領域であり、周辺回路領域5が第2の領域である。位置データ記憶部2は、記憶している画素領域4の位置データを第1のレジスト塗布部6に出力し、第1のレジスト塗布部6は画素領域4の位置データに基づいて基板の所定位置に広範囲の画素領域用レジストを所定の条件で塗布する。

【0029】位置データ記憶部2は、記憶している周辺 回路領域5の位置データを第2のレジスト塗布部7に出 力し、第2のレジスト塗布部7は、この周辺回路領域5 の位置データに基づいて前記画素領域4の周囲に前記周 辺回路領域用レジストを前記画素領域用レジストとは異 なる条件で塗布する。レジスト制御部8は、前記第1の レジスト塗布部6と第2のレジスト塗布部7に対して前 記画素領域と前記周辺回路領域のそれぞれの位置データ を出力してそれぞれの領域を異なる条件で塗り分けるよ うに制御している。

【0030】図1に示す第1実施形態に係るレジスト塗布装置によれば、図2に拡大して示すような画素領域4 と周辺回路領域5を有するレジスト塗布領域3を備えているが、これらの領域は後工程の露光工程において、図3に示すようなパターンを露光により形成することになる。

【0031】図3は、本発明のレジスト塗布装置により 基板上の各領域に画素パターン用のレジスト領域と周辺 回路用のレジスト領域とを塗り分けた後に、所定のパターンを異なる解像度の露光装置により形成した液晶表示装置の平面構成を例示している概念図である。すなわち、同図の例においては、基板Sの中央付近に画素領域 4 が設けられ、その上下にはXドライバ11,12が設けられている。また、画素領域の左右には、Yドライバ13,14 が設けられている。Xドライバ11,12の それぞれ上下には、メモリ部15,16 が設けられている

【0032】さらにこれらの周囲には、配線部17,18,19,20が設けられ、また、基板Sの左下には、ロジック部21,22,23が設けられ、さらに上部側の左右端には接続部24,25が設けられ、下部側の左右両端にはTAB (tape automated bonding) 用の端子部26,27が設けられている。端子部27の更に下部

側には端子部28が設けられている。

【0033】以上説明した液晶表示装置において、例えば、画素領域4、ドライバ11~14、配線部17~20、接続部24、25、端子部26~28などの部分は、高精細型表示が要求される場合であっても、例えば2~3μm程度のデザインルールにより形成することができる

【0034】これに対して、画像データなどを蓄積するメモリ部15, 16や、画像信号の処理を行うロジック部 $21\sim23$ は、例えば、各種の画像データのバッファや、画像データ処理あるいは論理演算処理などを実行する。したがって、これらの周辺回路領域5のデザインルールを、例えば0. 6 μ m程度と高集積化すれば、データ蓄積容量や論理演算機能を強化させ、従来よりもはるかに高機能の液晶表示装置を小型軽量に実現することができる。

【0035】本発明に係るレジスト塗布装置によりレジスト薄膜を塗布した後、後工程の露光工程において、画素パターンや周辺回路パターンを異なる解像度の露光装置により露光させて形成する。このような液晶表示装置の製造にあたって、本第1実施形態に係るレジスト塗布装置を用いることにより、画素領域やドライバなどの領域を低解像度の露光光学系により迅速に露光し、論理部やメモリ部などを高解像度を有する露光光学系により精度良く露光することができる。

【0036】例えば、画素領域 4 などの 2 ~ 3 μ m程度 のデザインルールの領域に対しては低解像度の第 1 の露 光光学系として、ミラープロジェクション方式の露光光学系を用いることにより、1ショットで300 x 400 mm²程度の領域を一度に露光することが可能となる。これに対して、高解像度の第 2 の露光光学系としてレンズ・ステッパ方式の露光光学系を用いると、解像度を 0.6 μ mあるいはそれ以上に高くすることが可能となり、メモリ部 15,16 や論理部 21~23 などの微細なデザインルールの周辺回路領域 5 を確実に形成することができる。

【0037】図4は、上記のようにして異なる条件のレジストをガラス基板10上に形成した場合のPEP工程の一部を表す概略工程断面図である。すなわち、図4

(a) に示したように、基板10の上に、ポリシリコンなどの半導体や、酸化シリコンなどの絶縁物、あるいはアルミニウムやクロムなどの金属など、種々の材料により構成される薄膜層30を堆積し、この薄膜層30の上に画素領域用の第1のレジスト薄膜40と、周辺回路領域用の第2のレジスト薄膜50とをそれぞれ塗布する。

【0038】次に、図4(b)に示すように、第1の露 光光学系を用いて基板10上の画素領域に対応する一部 を露光する。ここで、露光する領域は、例えばデザイン ルールがそれほど細かくない部分とすることができる。 図示しないレチクルを介して露光すると、図示したよう 50 10

にレジスト40に露光部41が形成される。この露光の際には、基板上のデザインルールが細かい周辺回路領域5に相当する部分の第2のレジスト薄膜50は遮光されている。

【0039】次に、図4(c)に示すように、第2の露光光学系により微細なデザインルールが要求される周辺回路流域に相当する部分を露光する。すなわち、第2のレジスト50の露光部51が形成される。この露光作業の際には、第1の露光光学系による露光部分である第1のレジスト薄膜40は遮光されている。

【0040】最後に、図4(d)に示すように、レジスト薄膜40,50を現像する。すなわち、ガラス基板10を露光装置から取り出して、現像処理を施すことにより、露光領域41,51が除去され、薄膜層30の上に、それ程微細でない画素パターン42と微細な周辺回路パターン52とが同時に形成される。

【0041】次に、第2実施形態に係るレジスト塗布装について、図5ないし図7を用い、第1のレジスト塗布部6と第2のレジスト塗布部7との詳細をレジスト薄膜の形成に関連づけて説明する。図5は第1のレジスト塗布部6としてのスピンコータ60を示している。図5において、スピンコータ60は、ガラス基板10を真空引きしながら回転する回転試料台61と、装置全体を収納しておく筐体62と、回転段61の回転に伴うレジスト液の飛翔を防止するカップ63と、筐体62の底面に設けられて飛翔したレジスト液を排出する廃液管64と、カップ63に設けられてカップないの雰囲気を排出する排気管65と、レジスト液が貯留されたレジスト瓶66が収納された加圧タンク67と、加圧タンク67により30加圧しながらレジスト液を滴下させるための滴下ノズル68と、蓋69と、を備えている。

【0042】なお、図5においては、回転試料台61上のガラス基板10は真空引きにより固定するものとして説明したが、本発明はこれに限定されず、図6に示す変形例のように回転試料台61の中央にガラス基板10に対応するチャックを設け、このチャックによりガラス基板10を固定して回転させるようにしても良い。このようにして一定の密度のレジスト液を基板10の表面にまず薄く塗布して第1のレジスト薄膜40を形成する。

【0043】その後、図7に示すような第2のレジスト 塗布部7により周辺回路領域のレジスト薄膜50の塗布 を行なう。第2のレジスト塗布部7は、インクジェット プリンタヘッド31により構成されている。インクジェットへッド31の吐出口に形成されたメニスカス33が 液滴34として基板10方向に飛翔することにより第1 のレジスト薄膜40の表面に第2のレジスト薄膜50が 積層・形成される。図5の第1のレジスト塗布部6とし て用いられたスピンコータ60には例えば2~3μm程 度のデザインルールにより素子を形成するためのレジスト液を塗布し、図7に示す第2のレジスト塗布部7とし てのインクジェットヘッド31では、解像度を0.6μm程度の光学系により素子を形成するためのレジスト液を塗布することにより、厚さが異なると共に成分も異なるレジスト薄膜40,50をそれぞれ形成することが可能となる。

【0045】図8において、インクジェットへッド32は、ガラス基板10上の境界部35までの領域には第1のレジスト薄膜40を塗布し、境界部35からは第2のレジスト薄膜50を塗布する。したがって、境界部35までの画素領域4に対応するレジスト膜40用のレジスト液の成分と、周辺回路領域5に対応するレジスト膜50用のレジスト液の成分とは、後者が高解像度の露光系により露光されるのに適した成分を含むものを用いるようにしている。

【0046】なお、本発明は図8に示す第3実施形態のようにインクジェットヘッド32を第1及び第2のレジスト塗布部6,7として用いた場合でも、両者の膜厚が異なるようにレジスト液滴34の大きさを変化させることにより、形成されるレジスト薄膜の厚さを異ならせるように構成しても良い。図9はこのようにレジスト薄膜を形成する第4実施形態に係るレジスト塗布装置を示している。図9においては、境界35までの画素領域4に対応する第1のレジスト薄膜40は液滴の径を大粒のものとしてインクジェットヘッド32より吐出させて薄膜を形成する。

【0047】ついで、境界35を通過後に液滴34の粒径を小さく絞って膜厚の薄い周辺回路領域5に相当する第2のレジスト薄膜50を形成していく。このように液滴の粒径を変化させることによって膜厚を調整し、これによりレジスト膜の条件を画素領域に相当する膜40と周辺回路領域5に相当する膜50とで異ならせるように40しても良い。

【0048】なお、上述した第1ないし第4実施形態においては、ガラス基板10の処理個数について特に言及しなかったが、本発明においては作業効率の向上を図るためレジストの塗布をガラス基板一枚ずつについて行なうのではなく、図10に示す第5実施形態に係るレジスト塗布装置のように、複数の基板10を含むマルチプル基板70により一度に複数個のデバイスを製造するように構成しても良い。

【0049】図10において、第5実施形態のレジスト 50 度やレジスト薄膜の厚さ,感光度,パターンを含み、さ

12

塗布装置はガラス基板10を6つ備えるマルチプル基板 70によりレジストの塗布を行なうものである。マルチ プル基板70の縁部に所定距離ずつ離隔して設けられて いるのは、アライナ71であり、このアライナ71によ りレジスト工程に限らず前工程及び後工程における処理 の際の基板全体の位置決めを行なうことができる。図1 0に示すように。各基板10における画素領域に相当する 第1のレジスト薄膜40と、周辺回路領域に相当する 第2のレジスト薄膜50とは、ガラス基板10のそれぞ れ中央側に形成される。

【0050】この後工程としての露光工程においても、アライナ71を用いて位置あわせを行なうことによりレジスト膜の除去に至る工程まで6枚のガラス基板10を有するマルチプル基板70の単位で処理を進めていくことが可能である。このように構成することにより作業効率の向上を図れるという特有の効果を奏する。

【0051】なお、上述した実施形態においては第1のレジスト塗布部6はインクジェットヘッド32またはスピンコータ60の何れかにより構成するものとして説明したが、図示説明は控えるが第1のレジスト塗布部6は印刷機により構成し、画素領域4に相当する原版を用いて転写により前記画素領域4を印刷することにより、第1のレジスト薄膜40を形成するようにしても良い。

【0052】次に、本発明の第6実施形態に係るレジス ト塗布方法は、図2において、広面積の半導体素子が所 定密度で形成される広面積領域4の位置データおよびこ の広面積領域4の周囲に設けられる複数の微細な周辺回 路用の半導体素子が前記所定密度よりも高密度で形成さ れる周辺回路領域5の位置データのそれぞれを記憶する ステップと、前記広面積領域4の位置データに基づいて 基板の所定位置に前記広面積領域4用の第1のレジスト 薄膜40を所定の条件で塗布すると共に周辺回路領域5 の位置データに基づいて前記広面積領域4の周囲に前記 周辺回路領域5用の第2のレジスト薄膜50を前記第1 のレジスト薄膜40とは異なる条件で塗布するステップ と、を備え、前記広面積領域4と前記周辺回路領域5の それぞれの位置データに基づいてそれぞれの領域の第1 及び第2のレジスト薄膜40,50を異なる条件で塗り 分けるものである。

【0053】また、上記第6実施形態に係るレジスト塗布方法において、前記広面積領域4に形成される半導体素子は数ミクロンメータのデザインルールにより設計されるものであるのに対して、前記周辺回路領域5に形成される半導体素子はサブミクロンメータのデザインルールにより設計されるようにしても良い。

【0054】また、上記第6の実施形態のレジスト塗布 方法において、前記レジスト薄膜を塗布する際に、第1 のレジスト薄膜40と第2のレジスト薄膜50とで異な らせる塗布条件は、レジスト液の成分、密度、粘度、粒 度やレジスト薄膜の厚さ、感光度、パターンを含み、さ

14

らに図5に示すスピンコータ60、印刷機、図7に示す インクジェットプリンタ31を含む複数の異なる種類の 塗布装置の組み合わせであっても良い。

【0055】さらに、上記第6実施形態及びその変形例 において、前記広面積領域4に形成される半導体素子は 薄膜トランジスタを備える液晶表示部であり、前記周辺 回路領域5に形成される半導体素子は、図3に示される ように、前記液晶表示部を駆動するための駆動部11~ 14や前記液晶に表示される画像信号を記憶する記憶部 15, 16や論理演算を行なうロジック部21~23を 10 インクジェットヘッドを示す断面図。 含む周辺回路であっても良い。

[0056]

【発明の効果】以上詳細に説明したように本発明に係る レジスト装置および方法によれば、第1の領域に相当す る第1のレジスト薄膜と第2の領域に相当する第2のレ ジスト薄膜とを異なる条件により形成したので、後工程 の露光工程において異なる解像度の露光光学系を用いて ミクロンオーダとサブミクロンオーダのように異なるデ ザインルールの素子パターンをそれぞれ形成する際の工 程全体としてのスループットの向上と歩留まりの改善と を図ることが可能となる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るレジスト塗布装置 の構成を示すブロック図。

【図2】第1実施形態に用いられるレジスト塗布領域を 示す平面図。

【図3】第1実施形態における高密度のデザインルール が求められる箇所を完成後の素子の配置上に示す平面

【図4】第1実施形態に夜レジスト装置によってレジス トを塗布された素子の製造工程を(a)ないし(d)に それぞれ示す断面図。

【図5】第2実施形態に係るレジスト塗布装置における 第1のレジスト塗布部としてのスピンコータを示す断面 図。

(8)

【図6】第2実施形態の変形例としてのスピンコータの チャックを示す平面図。

【図7】第2実施形態に係るレジスト塗布装置の第2の レジスト塗布部としてのインクジェットヘッドを示す断 而図。

【図8】第3実施形態に係るレジスト塗布装置における インクジェットヘッドを示す断面図。


【図9】第4実施形態に係るレジスト塗布装置における


【図10】第5実施形態に係るレジスト塗布装置に用い られるマルチプル基板を示す平面図。


【図11】一般的なスイッチー体型液晶表示装置を示す 平面図。


【符号の説明】


- 1 レジスト塗布装置
- 2 位置データ記憶部
- レジスト塗布領域
- 4 第1の領域(広面積領域、画素領域)
- 5 第2の領域(周辺回路領域) 20
 - 6 第1のレジスト塗布部
 - 7 第2のレジスト塗布部
 - 8 レジスト制御部
 - 10 ガラス基板
 - 31 インクジェットプリンタ
 - 32 インクジェットヘッド
 - 40 第1のレジスト薄膜
 - 41 露光部
 - 42 画素パターン
- 50 第2のレジスト薄膜
 - 5 1 露光部
 - 52 周辺回路素子パターン
 - 60 スピンコータ















【図11】



フロントページの続き

(72) 発明者 井 上 聡

長野県諏訪市大和三丁目3番5号 セイコ ーエプソン株式会社内

(72)発明者 宇都宮 純 夫

長野県諏訪市大和三丁目3番5号 セイコーエプソン株式会社内

(72) 発明者 湯田坂 一 夫

長野県諏訪市大和三丁目3番5号 セイコ

ーエプソン株式会社内

(72)発明者 宮 坂 光 敏

長野県諏訪市大和三丁目3番5号 セイコ

ーエプソン株式会社内

(72)発明者 松 枝 洋二郎

長野県諏訪市大和三丁目3番5号 セイコ

ーエプソン株式会社内

Fターム(参考) 2H025 AA00 AB16 AB17 EA05

4D075 AA04 AC06 AC41 AC64 AC86

AC88 AC93 AC94 AC96 CA48

DA08 DB14 DC22 EA45

4F042 AA07 BA08 DH09 EB29 ED03

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office